# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日
Date of Application:

2004年 6月25日

出 願 番 号 Application Number:

特願2004-187240

パリ条約による外国への出願 に用いる優先権の主張の基礎 となる出願の国コードと出願 番号

JP2004-187240

The country code and number of your priority application, to be used for filing abroad under the Paris Convention, is


出 願 人


ローム株式会社

Applicant(s):

2005年 7月13日

特許庁長官 Commissioner, Japan Patent Office





1寸 訂 隙 【百烘白】 【整理番号】 03PQ035A 【提出日】 平成16年 6月25日 【あて先】 特許庁長官殿 H01L 21/324 【国際特許分類】 H01L 21/8238 【発明者】 【住所又は居所】 茨城県つくば市小野川16番地1 株式会社半導体先端テクノロ ジーズ内 【氏名】 大路 洋 【特許出願人】 【識別番号】 597114926 【氏名又は名称】 株式会社半導体先端テクノロジーズ 【代理人】 【識別番号】 100082175 【弁理士】 【氏名又は名称】 高田 守 【電話番号】 03-5379-3088 【連絡先】 担当 【選任した代理人】 【識別番号】 100106150 【弁理士】 【氏名又は名称】 高橋 英樹 【電話番号】 03-5379-3088 【手数料の表示】 【予納台帳番号】 049397 【納付金額】 16,000円 【提出物件の目録】

【物件名】 特許請求の範囲 ]

【物件名】明細書1【物件名】図面1【物件名】要約書1【包括委任状番号】0214704

【盲从句】何矸硝小ツ郸四

### 【請求項1】

基板の上層に形成された第1導電型のウェルと、

前記ウェルのチャネル部分の極表層に形成され、前記ウェルよりも低い不純物濃度を有する第1導電型の低濃度層と、

前記低濃度層上に形成され、シリコン酸化膜よりも高い比誘電率を有する高誘電率ゲート絶縁膜と、

前記高誘電率ゲート絶縁膜上に形成されたゲート電極と、

前記低濃度層を挟んで前記ウェルの上層に形成された第2導電型のソース/ドレイン領域とを備えたことを特徴とする半導体装置。

### 【請求項2】

- n型回路領域とp型回路領域とを有する相補型の半導体装置であって、
- n型回路領域の基板の上層に形成されたp型ウェルと、
- p型回路領域の前記基板の上層に形成されたn型ウェルと、

前記p型ウェルのチャネル部分の極表層に形成され、前記p型ウェルよりも低い不純物 濃度を有するp型低濃度層と、

前記n型ウェルのチャネル部分の極表層に形成され、前記n型ウェルよりも低い不純物 濃度を有するn型低濃度層と、

前記p型及びn型低濃度層上に形成され、シリコン酸化膜よりも高い比誘電率を有する高誘電率ゲート絶縁膜と、

前記高誘電率ゲート絶縁膜上に形成されたゲート電極と、

前記p型低濃度層を挟んで前記p型ウェルの上層に形成されたn型ソース/ドレイン領域と、

前記n型低濃度層を挟んで前記n型ウェルの上層に形成されたp型ソース/ドレイン領域とを備えたことを特徴とする半導体装置。

# 【請求項3】

基板内に第1導電型の不純物を注入してウェルを形成する工程と、

前記ウェルのチャネル部分の極表層に第2導電型の不純物を注入する工程と、

前記第2導電型の不純物を注入した後、前記基板上にシリコン酸化膜よりも高い比誘電率を有する高誘電率ゲート絶縁膜を形成する工程と、

前記高誘電率ゲート絶縁膜上にゲート電極となるゲート電極材料膜を形成する工程と、前記ゲート電極材料膜及び前記高誘電率ゲート絶縁膜をパターニングすることによりゲ

前記ゲート電極をマスクとして前記基板に第2導電型の不純物を注入してソース/ドレイン領域を形成する工程とを含むことを特徴とする半導体装置の製造方法。

# 【請求項4】

ート電極を形成する工程と、

n型回路領域とp型回路領域とを有する相補型の半導体装置の製造方法であって、

前記n型回路領域の基板上層にp型ウェルを形成し、前記p型回路領域の基板上層にn型ウェルを形成する工程と、

前記p型ウェルのチャネル部分の極表層にn型不純物を注入する工程と、

前記n型ウェルのチャネル部分の極表層にp型不純物を注入する工程と、

前記n型及びp型不純物を注入した後、前記基板上に、シリコン酸化膜よりも高い比誘電率を有する高誘電率ゲート絶縁膜を形成する工程と、

前記高誘電率ゲート絶縁膜上にゲート電極となるゲート電極材料膜を形成する工程と、

前記ゲート電極材料膜及び前記高誘電率ゲート絶縁膜をパターニングすることにより前記n型及びp型回路領域にゲート電極を形成する工程と、

前記ゲート電極をマスクとして前記p型ウェルにn型不純物を注入して、前記n型回路領域にn型ソース/ドレイン領域を形成する工程と、

前記ゲート電極をマスクとして前記n型ウェルにp型不純物を注入して、前記p型回路領域にp型ソース/ドレイン領域を形成する工程とを含むことを特徴とする半導体装置の

毁坦기広。

# 【請求項5】

n型回路領域とp型回路領域とを有する相補型の半導体装置の製造方法であって、前記n型回路領域の基板上層に、ボロンイオンを1×10<sup>13</sup> a t o m s / c m <sup>2</sup> のドーズ量で注入してp型ウェルを形成する工程と、

前記p型回路領域の基板上層に、リンイオンを $1\times10^{13}$  a toms/cm $^2$ のドーズ量で注入してn型ウェルを形成する工程と、

前記p型ウェルのチャネル部分の極表層に、砒素イオン又はリンイオンを5~8×10<sup>12</sup>atoms/cm<sup>2</sup>のドーズ量で注入する工程と、

前記n型ウェルのチャネル部分の極表層に、ボロンイオンを $3\sim5$ × $10^{1/2}$  a toms/cm<sup>2</sup>のドース量で注入する工程と、

熱処理を行って前記極表層に注入された砒素イオンとボロンイオンを拡散させることにより、前記p型ウェルのチャネル部分の極表層にp型低濃度層を形成すると共に、前記n型ウェルのチャネル部分の極表層にn型低濃度層を形成する工程と、

前記熱処理を行った後、前記基板上に、HfAlOx膜を形成する工程と、

前記HfA1Ox膜上にゲート電極となるポリシリコン膜を形成する工程と、

前記ポリシリコン膜及び前記HfAIOx膜をバターニングすることにより、前記p型及びn型低濃度層上に前記HfAIOx膜を介してゲート電極を形成する工程と、

前記ゲート電極をマスクとして、前記p型ウェルにn型不純物を注入して、前記n型回路領域にn型ソース/ドレイン領域を形成する工程と、

前記ゲート電極をマスクとして前記n型ウェルにp型不純物を注入して、前記p型回路領域にp型ソース/ドレイン領域を形成する工程とを含むことを特徴とする半導体装置の製造方法。

【百烘白】 叨刚盲

【発明の名称】半導体装置及びその製造方法

【技術分野】

[0001]

本発明は、高誘電率ゲート絶縁膜を有する半導体装置及びその製造方法に係り、特にMISFETの閾値電圧の制御に関する。

【背景技術】

[0002]

MISFET (metal insulator semiconductor field effect transistor) 等の半導体デバイスの高速化・微細化を実現するため、ゲート絶縁膜の薄膜化が行われてきた。しかし、従来ゲート絶縁膜として用いられたシリコン酸化膜やシリコン酸窒化膜(以下「シリコン酸化膜等」という。)を薄膜化するとゲートリーク電流が増加してしまうという問題があった。この問題を解決するため、ゲート絶縁膜として高誘電率膜(以下「高誘電率ゲート絶縁膜」という。)を採用する手法が提案されている。

[0003]

また、P型不純物領域を形成することにより、MOSトランジスタの閾値電圧を制御する手法が提案されている(例えば、特許文献 1 参照。)。

[0004]

【特許文献1】特開2002-313950号公報

【発明の開示】

【発明が解決しようとする課題】

[0005]

しかしながら、本発明者の検討の結果、MISFETのゲート絶縁膜として高誘電率ゲート絶縁膜を用いると、シリコン酸化膜等を用いた場合と比較して、MISFETの閾値電圧が更に高くなってしまうという問題があることが分かった。1つの原因として、高誘電率ゲート絶縁膜に含まれる金属と、ゲート電極に含まれるSiとが反応するためと考えられる。また、別の原因として、高誘電率ゲート絶縁膜に含まれる金属が、ソース/ドレイン領域形成用として基板に注入された砒素イオンやボロンイオンと反応するためと考えられる。

MISFETの閾値電圧が高くなってしまうとトランジスタ駆動性能が低下してしまうため、閾値電圧を高精度に制御する必要がある。

[0006]

本発明は、上記従来の課題を解決するためになされたもので、高誘電率ゲート絶縁膜を有する半導体装置の閾値電圧を高精度に制御することを目的とする。

【課題を解決するための手段】

[0007]

本発明に係る半導体装置は、基板の上層に形成された第1導電型のウェルと、

前記ウェルのチャネル部分の極表層に形成され、前記ウェルよりも低い不純物濃度を有する第1導電型の低濃度層と、

前記低濃度層上に形成され、シリコン酸化膜よりも高い比誘電率を有する高誘電率ゲート絶縁膜と、

前記高誘電率ゲート絶縁膜上に形成されたゲート電極と、

前記低濃度層を挟んで前記ウェルの上層に形成された第2導電型のソース/ドレイン領域とを備えたことを特徴とするものである。

[0008]

本発明に係る半導体装置は、n型回路領域とp型回路領域とを有する相補型の半導体装置であって、

n型回路領域の基板の上層に形成されたp型ウェルと、

p型回路領域の前記基板の上層に形成されたn型ウェルと、

前記p型ウェルのチャネル部分の極表層に形成され、前記p型ウェルよりも低い不純物

版反で行りるり筆以版区間に、

前記n型ウェルのチャネル部分の極表層に形成され、前記n型ウェルよりも低い不純物 濃度を有するn型低濃度層と、

前記p型及びn型低濃度層上に形成され、シリコン酸化膜よりも高い比誘電率を有する高誘電率ゲート絶縁膜と、

前記高誘電率ゲート絶縁膜上に形成されたゲート電極と、

前記p型低濃度層を挟んで前記p型ウェルの上層に形成されたn型ソース/ドレイン領域と、

前記n型低濃度層を挟んで前記n型ウェルの上層に形成されたp型ソース/ドレイン領域とを備えたことを特徴とするものである。

### [0009]

本発明に係る半導体装置の製造方法は、基板内に第1導電型の不純物を注入してウェルを形成する工程と、

前記ウェルのチャネル部分の極表層に第2導電型の不純物を注入する工程と、

前記第2導電型の不純物を注入した後、前記基板上にシリコン酸化膜よりも高い比誘電率を有する高誘電率ゲート絶縁膜を形成する工程と、

前記高誘電率ゲート絶縁膜上にゲート電極となるゲート電極材料膜を形成する工程と、前記ゲート電極材料膜及び前記高誘電率ゲート絶縁膜をパターニングすることによりゲート電極を形成する工程と、

前記ゲート電極をマスクとして前記基板に第2導電型の不純物を注入してソース/ドレイン領域を形成する工程とを含むことを特徴とするものである。

### $[0\ 0\ 1\ 0]$

本発明に係る半導体装置の製造方法は、n型回路領域とp型回路領域とを有する相補型の半導体装置の製造方法であって、

前記n型回路領域の基板上層にp型ウェルを形成し、前記p型回路領域の基板上層にn型ウェルを形成する工程と、

前記p型ウェルのチャネル部分の極表層にn型不純物を注入する工程と、

前記n型ウェルのチャネル部分の極表層にp型不純物を注入する工程と、

前記n型及びp型不純物を注入した後、前記基板上に、シリコン酸化膜よりも高い比誘電率を有する高誘電率ゲート絶縁膜を形成する工程と、

前記高誘電率ゲート絶縁膜上にゲート電極となるゲート電極材料膜を形成する工程と、 前記ゲート電極材料膜及び前記高誘電率ゲート絶縁膜をパターニングすることにより前 記n型及びp型回路領域にゲート電極を形成する工程と、

前記ゲート電極をマスクとして前記p型ウェルにn型不純物を注入して、前記n型回路領域にn型ソース/ドレイン領域を形成する工程と、

前記ゲート電極をマスクとして前記n型ウェルにp型不純物を注入して、前記p型回路領域にp型ソース/ドレイン領域を形成する工程とを含むことを特徴とするものである。

### [0011]

本発明に係る半導体装置の製造方法は、n型回路領域とp型回路領域とを有する相補型の半導体装置の製造方法であって、

前記n型回路領域の基板上層に、ボロンイオンを $1\times10^{13}$  a toms/cm $^2$ のドーズ量で注入してp型ウェルを形成する工程と、

前記p型回路領域の基板上層に、リンイオンを1×10<sup>13</sup> a t o m s / c m<sup>2</sup>のドーズ量で注入してn型ウェルを形成する工程と、

前記p型ウェルのチャネル部分の極表層に、砒素イオン又はリンイオンを5~8×10 12atoms/cm<sup>2</sup>のドーズ量で注入する工程と、

前記n型ウェルのチャネル部分の極表層に、ポロンイオンを $3\sim5\times10^{12}$  atom s/cm<sup>2</sup>のドーズ量で注入する工程と、

熱処理を行って前記極表層に注入された砒素イオンとボロンイオンを拡散させることにより、前記p型ウェルのチャネル部分の極表層にp型低濃度層を形成すると共に、前記n

至フェルV/ブマケル即用V/慳水消に11至以版区間でル以9の工性に、

前記熱処理を行った後、前記基板上に、HfAlOx膜を形成する工程と、

前記HfA10x膜上にゲート電極となるポリシリコン膜を形成する工程と、

前記ポリシリコン膜及び前記HfAlOx膜をバターニングすることにより、前記p型及びn型低濃度層上に前記HfAlOx膜を介してゲート電極を形成する工程と、

前記ゲート電極をマスクとして、前記p型ウェルにn型不純物を注入して、前記n型回路領域にn型ソース/ドレイン領域を形成する工程と、

前記ゲート電極をマスクとして前記n型ウェルにp型不純物を注入して、前記p型回路領域にp型ソース/ドレイン領域を形成する工程とを含むことを特徴とするものである。

### 【発明の効果】

# [0012]

本発明は以上説明したように、ウェル領域のチャネル部分の極表層に低い不純物濃度を 有する低濃度層を形成することにより、高誘電率ゲート絶縁膜を有する半導体装置の閾値 電圧を高精度に制御することができる。

### 【発明を実施するための最良の形態】

# [0013]

以下、図面を参照して本発明の実施の形態について説明する。図中、同一または相当する部分には同一の符号を付してその説明を簡略化ないし省略することがある。

### $[0\ 0\ 1\ 4\ ]$

# 実施の形態1.

図1は、本発明の実施の形態1による半導体装置を説明するための断面図である。具体的には、図1は、n型チャネルMISFETを説明するための断面図である。

図1に示すように、シリコン基板1の活性領域を分離する素子分離2が形成されている。シリコン基板1上層にはp型ウェル3が形成されている。p型ウェル3のチャネル部分の極表層にはp型低濃度層5が形成されている。詳細は後述するが、このp型低濃度層5は、n型不純物のカウンタードープにより形成され、周りのp型ウェル3よりも低い不純物濃度を有している。チャネル部分の極表層にp型低濃度層5を形成することにより、MISFETの閾値電圧の制御を高精度に行うことができる(後述)。p型低濃度層5の深さは、シリコン基板1表面から数nm~10nm程度である。これよりも深い位置では、p型ウェル3により相殺される。p型低濃度層5上にはシリコン酸化膜6aが形成され、その上にシリコン酸化膜6aよりも高い比誘電率を有する高誘電率ゲート絶縁膜7aとしてのHfAlOx膜が形成されている。

HfAlOx膜7a上にはポリシリコン膜からなるゲート電極8aが形成されている。ゲート電極8aの側壁にはダメージ防止用のシリコン酸化膜12を介してシリコン窒化膜からなるサイドウォール13が形成されている。サイドウォール13下のウェル3上層には、p型低濃度層5aを挟むようにn型エクステンション領域11aが形成されている。さらに、このn型エクステンション領域11aと接続するn型ソース/ドレイン領域15aがウェル3上層に形成されている。

### [0015]

次に、上記半導体装置の製造方法について説明する。

図2は、本実施の形態1による半導体装置の製造方法を説明するための工程断面図である。具体的には、図2は、n型チャネルMISFETの製造方法を説明するための工程断面図である。

先ず、図2(a)に示すように、p型シリコン基板 1 にSTI(shallow trench isolation)法を用いて、酸化膜からなる素子分離 2 を形成する。そして、素子分離 2 で分離された活性領域にp型不純物としてのポロンイオンを、例えば、ドーズ量: $1 \times 10^{13}$  atoms/cm<sup>2</sup>、加速電圧:130 ek Vで注入し、その後に熱処理を行うことにより、p型ウェル 3 を形成する。

### [0016]

次に、図2(b)に示すように、p型ウェル3の極表層、すなわち、p型ウェル3のチ

アイル関係による即分(以下1ケアイル即分」にいり。)の個名僧に、11至小融初生にしての砒素イオンを、例えば、ドーズ量: $5\sim8\times10^{12}$  atoms/cm²、加速電圧:80ekVで注入する。その後、850 Cの温度で30 种程度の熱処理を行うことにより、砒素イオン4が拡散し、図2(c)に示すように、p型ウェル3の極表層に、p型ウェル3よりも低い不純物濃度を有するp型低濃度層5 が形成される。詳細は後述するが、このp型低濃度層5 aが、高誘電率ゲート絶縁膜7 を有するMISFETの閾値電圧を高精度に制御することを可能にする。

### $[0\ 0\ 1\ 7]$

次に、図2(c)に示すように、p型低濃度層5上にシリコン酸化膜6を熱酸化法により、例えば、 $0.7nm\sim1.0nm$ の膜厚で形成する。そして、シリコン酸化膜6上に、該シリコン酸化膜6よりも高い比誘電率を有する高誘電率ゲート絶縁膜7としてHfA 10x 膜を、例えば、 $1.2nm\sim2.5nm$  の膜厚で形成する。さらに、HfA10x 膜7上にゲート電極となるボリシリコン膜8をシランガスを材料として、例えば、1.25nm 程度の膜厚で形成する。図示しないが、ボリシリコン膜8にゲートドーバントとしてのリンイオンを、例えば、ドーズ量: $1×10^{16}$  atoms/cm²で注入する。その後、熱処理を行うことにより、ボリシリコン膜8におけるゲートドーバントが拡散する。さらに、ボリシリコン膜8上にレジストバターン9をリソグラフィ技術により形成する。

# [0018]

続いて、レジストバターン9をマスクとしてポリシリコン膜8、HfAIOx膜7及びシリコン酸化膜6を順次エッチングする。その後、レジストバターン9を除去すると、図2(d)に示すように、シリコン基板1のp型低濃度層5上にゲート絶縁膜6a,7aを介してゲート電極8aが形成される。すなわち、ゲート絶縁膜6a直下のチャネル領域の極表層にp型低濃度層5が位置する。そして、ゲート電極8aをマスクとして用いて、n型不純物としての砒素イオン10を、例えば、加速電圧:2keV、ドーズ量:1×10~~15 atoms/cm²で注入して、n型不純物層11を形成する。その後、熱処理を行う。これにより、n型不純物層11における砒素イオンが活性化して、図2(e)に示すように、シリコン基板1上層にn型エクステンション領域11aが形成される。

### $[0\ 0\ 1\ 9\ ]$

### [0020]

以上説明したように、本実施の形態1では、p型ウェル3を形成した後、p型ウェル3のチャネル部分の極表層に砒素イオン4を注入し熱処理を行うことにより、該極表層にp型ウェル3よりも低い不純物濃度を有するp型低濃度層5を形成した。これにより、金属を含有するHfAlOx膜をゲート絶縁膜として用いた場合でも、MISFETの閾値電圧を制御することができる。従って、高誘電率ゲート絶縁膜を有する半導体装置の閾値電圧を高精度に制御することができる。

### [0021]

なお、本実施の形態 1では、n型チャネルMISFETについて説明したが、p型チャネルMISFETに対しても本発明を適用することができる。この場合、素子分離 2 形成後に、リンイオンをドーズ量: $1 \times 10^{13}$  a t o m s / c m  $^2$  、加速電圧:3 0 0 e k Vで注入し、熱処理を行うことによりn型ウェルを形成する。その後、n型ウェルのチャ

Tが同かの個な間にリギー税物としてのホロンゴタンで、例えは、ドーへ里・3~3へ10<sup>12</sup>atoms/cm<sup>2</sup>、加速電圧:15ekVで注入し、熱処理を行うことによりp型低濃度層を形成する。以後、後述する実施の形態2のPMIS領域と同様の手法で、MISFETを形成する。

# [0022]

また、本実施の形態1では、LDD構造を有するMISFETについて説明したが、LDD構造を有しないMISFETに対しても本発明を適用することができる(後述する実施の形態2についても同様)。この場合、ゲート電極パターニング後に、ゲート電極8aをマスクとしてn型ソース/ドレイン領域形成用のn型不純物をシリコン基板1に注入する。

### [0023]

また、シリコン酸化膜6の代わりに、シリコン窒化膜やシリコン酸窒化膜を用いることができる。さらに、高誘電率ゲート絶縁膜7として、HfAlOx膜(Hfrusネート膜)以外に、ハフニア膜( $HfO_2$ 膜)、Hfシリケート膜(HfSiOx膜)、或いはアルミナ膜( $Al_2O_3$ 膜)、或いはこれらを窒化処理した膜を用いることができる。また、シリコン酸化膜6を形成することなく、シリコン基板1上に高誘電率ゲート絶縁膜7を直接形成してもよい(後述する実施の形態2についても同様)。

### [0024]

また、ゲート電極材料膜8としてポリシリコン膜の代わりに、ポリシリコンゲルマニウム膜を用いることができる(後述する実施の形態2についても同様)。

### [0025]

また、p型低濃度層 5 を形成するために、砒素イオン 4 を注入する代わりに、リンイオンを、例えば、ドーズ量: $5\sim8$  ×  $10^{12}$  a toms/cm²、加速電圧:3 5 e k Vで注入することができる(後述する実施の形態 2 についても同様)。この場合も、同じ深さのp型低濃度層が得られる。

# [0026]

# 実施の形態2.

図3は、本発明の実施の形態2による半導体装置を説明するための断面図である。具体的には、相補型半導体装置であるCMISFETを説明するための断面図である。

図3に示すように、シリコン基板21の活性領域を分離する素子分離22が形成されている、この素子分離22によりNMIS領域とPMIS領域が区画されている。NMIS領域のシリコン基板21上層にはp型ウェル23が形成されており、PMIS領域のシリコン基板21上層にはp型ウェル23が形成されており、PMIS領域のシリコン基板21上層にはp型ウェル24が形成されている。p型ウェル23のチャネル局の極表層にはp型低濃度層27が形成され、n型ウェル24のチャネル部分の極表層にはp型低濃度層30が形成されている。詳細は後述するが、p型低濃度層27及びn型の大を表別のですることにより、n型チャネルMISFETの最適でである。チャネルMISFETの最適ではより、n型チャネルMISFETの最適ではより、n型チャネルMISFETの最適ではより、n型ができる数nmへよりのを形成が関度層27及びn型低濃度層30の深さは、シリコン基板21表面から数nmへよりnm程度である。これよりも定では濃度層30上にはそれぞれシリコン酸化膜31aが形成され、その上にシリコン酸化膜31aよりも高い比誘電率を有する高誘電率ゲート絶縁膜32aとしてのHfA10x膜が形成されている。

### [0027]

HfAlOx膜32a上にはポリシリコン膜からなるゲート電極33aが形成されている。ゲート電極33aの側壁にはダメージ防止用のシリコン酸化膜41を介してシリコン窒化膜からなるサイドウォール42が形成されている。

NMIS領域におけるサイドウォール42下のp型ウェル23上層には、p型低濃度層27を挟むようにn型エクステンション領域37aが形成されている。さらに、このn型

エノヘノンコン 映場ひし ac1女സりつ11 至ノーヘノ トレコン 頭場もひ amp至ソエル Δ3 上層に形成されている。

また、PMIS領域におけるサイドウォール42下のn型ウェル24上層には、n型低濃度層30を挟むようにp型エクステンション領域40aが形成されている。さらに、このp型エクステンション領域40aと接続するp型ソース/ドレイン領域48aがn型ウェル24上層に形成されている。

# [0028]

次に、上記半導体装置の製造方法について説明する。

図4~図6は、本実施の形態2による半導体装置の製造方法を説明するための工程断面図である。より詳細には、相補型半導体装置であるCMISFETの製造方法を説明するための工程断面図である。

### [0029]

先ず、図4(a)に示すように、p型シリコン基板21にSTI法を用いて素子分離22を形成する。そして、素子分離22で分離されたn型チャネルMISFET領域(以下「NMIS領域」という。)の活性領域に、p型不純物としてのボロンイオンを、ドーズ量:  $1\times10^{13}$  a toms/cm²、加速電圧: 130 e k Vで注入し、熱処理を行うことによりp型ウェル23を形成する。また、p型チャネルMISFET領域(以下「PMIS領域」という。)の活性領域に、n型不純物としてのリンイオンを、例えば、ドーズ量:  $1\times10^{13}$  a toms/cm²、加速電圧: 300 e k Vで注入し、その後に熱処理を行うことにより、n型ウェル24を形成する。なお、1回の熱処理でp型不純物とn型不純物を拡散させることができる。

# [0030]

次に、図4(b)に示すように、リソグラフィ技術を用いてPMIS領域を覆うレジストパターン 25 を形成する。そして、p型ウェル 23 の極表層、すなわち、p型ウェル 23 のチャネル部分の極表層に、n型不純物 26 としての砒素イオンを、例えば、ドーズ量: $5\sim8\times10^{12}$  atoms/cm<sup>2</sup>、加速電圧:80 ek Vで注入する。その後、レジストパターン 25 を除去する。

### [0031]

次に、図4(c)に示すように、リソグラフィ技術を用いてNMIS領域を覆うレジストバターン28を形成する。そして、n型ウェル24の極表層、すなわち、n型ウェル24のチャネル部分の極表層に、p型不純物29としてのボロンイオンを、例えば、ドーズ量:3~5×10<sup>12</sup> atoms/cm²、加速電圧:15 ekVで注入する。さらに、レジストバターン28を除去した後に、850℃の温度で30秒程度の熱処理を行うことにより、図5(a)に示すように、p型ウェル23の極表層にp型低濃度層27が形成され、n型ウェル24の極表層にn型低濃度層30が形成される。

### [0032]

次に、図5(a)に示すように、シリコン基板21上にシリコン酸化膜31を熱酸化法により、例えば、0.7nm~1.0nmの膜厚で形成する。そして、シリコン酸化膜31上に、該シリコン酸化膜31よりも高い比誘電率を有する高誘電率ゲート絶縁膜32としてHfA10x膜を、例えば、1.2nm~2.5nmの膜厚で形成する。さらに、HfA10x膜32上にゲート電極となるポリシリコン膜33をシランガスを材料として、例えば、125nm程度の膜厚で形成する。

次に、ポリシリコン膜33上にリソグラフィ技術を用いてレジストパターン34を形成する。

100001

そして、レジストパターン34をマスクとして、ポリシリコン膜33、HfAIOx膜32及びシリコン酸化膜31を順次エッチングする。その後、レジストパターン34を除去すると、図5(b)に示すように、NMIS領域においてp型低濃度層27上にゲート絶縁膜31a,32aを介してゲート電極33aが形成され、PMIS領域においてn型低濃度層30上にゲート絶縁膜25a,26aを介してゲート電極33aが形成される。

次に、図5(b)に示すように、リソグラフィ技術を用いてPMIS領域を覆うレジストパターン35を形成し、NMIS領域のゲート電極33aをマスクとして用いてn型エクステンション領域形成用のn型不純物としての砒素イオン36を、例えば、加速電圧:2keV、ドーズ量:1×10<sup>15</sup>atoms/cm<sup>2</sup>で注入する。これにより、NMIS領域のシリコン基板21上層にn型不純物層37が形成される。その後、レジストパターン35を除去する。

# [0034]

次に、図5(c)に示すように、リソグラフィ技術を用いてNMIS領域を覆うレジストバターン38を形成し、PMIS領域のゲート電極33 aをマスクとして用いてp型エクステンション領域形成用のp型不純物としてのボロンイオン39を、例えば、加速電圧:0.2keV、ドーズ量: $1\times10^{15}$  atoms/cm $^2$ で注入する。これにより、PMIS領域のシリコン基板21上層にp型不純物層40が形成される。その後、熱処理を行うことにより、図6(a)に示すように、NMIS領域のn型不純物層37における砒素イオンが活性化してn型エクステンション領域37aが形成され、PMIS領域のp型不純物層40におけるボロンイオンが活性化してp型エクステンション領域40aが形成される。

# [0035]

次に、図6(a)に示すように、基板21全面にシリコン酸化膜41を、例えば、2nmの膜厚で形成する。そして、シリコン酸化膜41上にシリコン窒化膜42を、例えば、50nm~80nmの膜厚で形成する。続いて、シリコン窒化膜42とシリコン酸化膜41を異方性エッチングする。これにより、ゲート電極33aの側壁を覆うサイドウォール42が自己整合的に形成される。

次に、リソグラフィ技術を用いてPMIS領域を覆うレジストバターン43を形成する。そして、NMIS領域のサイドウォール42及びゲート電極33aをマスクとして用いてn型ソース/ドレイン領域形成用のn型不純物としての砒素イオン44を、例えば、加速電圧:35keV、ドーズ量:5×10<sup>15</sup>atoms/cm<sup>2</sup>で注入する。これにより、NMIS領域のシリコン基板21上層にn型不純物層45が形成される。その後、レジストバターン43を除去する。

# [0036]

### [0037]

最後に、図6(c)に示すように、1000℃以上1050℃以下の温度で数秒程度の熱処理を行う。これにより、NMIS領域のn型不純物層45における砒素イオンが活性化してn型ソース/ドレイン領域45aが形成され、PMIS領域のp型不純物層48におけるボロンイオンが活性化してp型ソース/ドレイン領域48aが形成される。

# [0038]

以上説明したように、本実施の形態2では、NMIS領域にp型ウェル23を形成し、PMIS領域にn型ウェル24を形成した後、p型ウェル23のチャネル部分の極表層に砒素イオン26を注入し熱処理を行うことにより、該p型ウェル23よりも低い不純物濃

[0039]

図7は、本発明において、N型チャネルMISFETの閾値電圧とゲート長との関係を示す図である。

図7に示すように、チャネル部分への不純物濃度制御用のイオン注入を行わない場合にはNFETの閾値電圧の上昇が見られ、イオン注入を行うことにより閾値電圧を抑えることができる。現段階で最小値である90nm以上のゲート長で、NFETの閾値電圧を好適な範囲、具体的には、<math>300mV-600mVに制御するには、砒素イオンを $5\sim8\times10^{12}$  atoms/cm²のドーズ量で注入することが好適であった。なお、この場合のp型ウェルは、ボロンイオンを、ドーズ量: $1\times10^{13}$  atoms/cm²、加速電圧:130ekVで注入することにより形成した。

[0040]

図8は、本発明において、P型チャネルMISFETの閾値電圧とゲート長との関係を示す図である。

図8に示すように、上記NFETと同様、チャネル部分への不純物濃度制御用のイオン注入を行わない場合にはPFETの閾値電圧の上昇が見られ、イオン注入を行うことにより閾値電圧を抑えることができる。現段階で最小値である90nm以上のゲート長で、PFETの閾値電圧を好適な範囲、具体的には、400mV-600mVに制御するには、ボロンイオンを $3\sim5\times10^{12}$  atoms/cm²のドーズ量で注入することが好適であった。なお、この場合のn型ウェルは、リンイオンを、ドーズ量: $1\times10^{13}$  atoms/cm²、加速電圧:300e k Vで注入することにより形成した。

### 【図面の簡単な説明】

[0041]

- 【図1】本発明の実施の形態1による半導体装置を説明するための断面図である。
- 【図2】本発明の実施の形態1による半導体装置の製造方法を説明するための工程断面図である。
  - 【図3】本発明の実施の形態2による半導体装置を説明するための断面図である。
- 【図4】本発明の実施の形態2による半導体装置の製造方法を説明するための工程断面図である(その1)。
- 【図5】本発明の実施の形態2による半導体装置の製造方法を説明するための工程断面図である(その2)。
- 【図 6 】本発明の実施の形態 2 による半導体装置の製造方法を説明するための工程断面図である(その3)。
  - 【図7】N型チャネルMISFETの閾値電圧とゲート長との関係を示す図である。
  - 【図8】P型チャネルMISFETの閾値電圧とゲート長との関係を示す図である。


### 【符号の説明】


[0042]


- 1,21 シリコン基板
- 2,2 素子分離
- 3,23 p型ウェル
- 4,26 砒素イオン
- 5, 27 p型低濃度層
- 6,31 シリコン酸化膜
- 7,32 高誘電率ゲート絶縁膜
- 8,33 ポリシリコン膜


```
ひすりひす ノート 电枢
  9,34 レジストパターン
  10,36 砒素イオン
  11,37 n型不純物層
  lla,37a n型エクステンション領域
  12,41 シリコン酸化膜
  13,42 サイドウォール (シリコン窒化膜)
14,44 砒素イオン
  15,45 n型不純物層
  15a, 45a n型ソース/ドレイン領域
  24 n型ウェル
  25, 28, 35, 38, 43, 46 レジストパターン
  29 ボロンイオン
  39 ポロンイオン
  40 p型不純物層
  40a p型エクステンション領域
  47 ボロンイオン
  48 p型不純物層
```


48a p型ソース/ドレイン領域





















[図8]



【盲规句】女们盲

【要約】

【課題】 高誘電率ゲート絶縁膜を有する半導体装置の閾値電圧を高精度に制御する。

【解決手段】 シリコン基板1上層にp型ウェル3を形成する。p型ウェル3の極表層に砒素イオン4を注入し、熱処理を行うことによりp型低濃度層5を形成する。基板1上にHfAlOx膜7とポリシリコン膜8を積層する。ポリシリコン膜8をパターニングしてゲート電極8aを形成する。ゲート電極8aをマスクとして砒素イオン10を注入してn型エクステンション領域10aを形成した後、ゲート電極8a便壁にサイドウォール13を形成する。サイドウォール13及びゲート電極8aをマスクとして砒素イオン14を注入してn型ソース/ドレイン領域15aを形成する。

【選択図】 図2

【整理番号】 03PQ035A

【提出日】 平成17年 4月20日

【あて先】 特許庁長官殿

【事件の表示】

【出願番号】 特願2004-187240

【承継人】

【識別番号】 000116024

【氏名又は名称】 ローム株式会社

【承継人代理人】

【識別番号】 100082175

【弁理士】

【氏名又は名称】 高田 守

【電話番号】 03-5379-3088

【手数料の表示】

【予納台帳番号】 049397 【納付金額】 4,200円

【提出物件の目録】

【援用の表示】 特願2001-044104の出願人名義変更届に添付のものを

援用する。

【物件名】 委任状 1

【援用の表示】 特願2001-044104の出願人名義変更届に添付のものを

援用する。

5 9 7 1 1 4 9 2 6 20020410 住所変更

茨城県つくば市小野川16番地1 株式会社半導体先端テクノロジーズ 000116024 19900822 新規登録

京都府京都市右京区西院溝崎町21番地ローム株式会社

# Document made available under the Patent Cooperation Treaty (PCT)

International application number: PCT/JP05/011260

International filing date: 20 June 2005 (20.06.2005)

Document type: Certified copy of priority document

Document details: Country/Office: JP

Number: 2004-187240

Filing date: 25 June 2004 (25.06.2004)

Date of receipt at the International Bureau: 29 July 2005 (29.07.2005)

Remark: Priority document submitted or transmitted to the International Bureau in

compliance with Rule 17.1(a) or (b)

